PICL1_DQS0 Bit Data

 
 
T
T
T
T
T
P
P
T
D
 
T
H
O
O
O
D
D
1
1
1
1
 
S
O
T
T
T
T
T
P
P
T
D
 
 
H
O
O
O
D
D
1
1
1
1
 
S
O
T
T
T
T
T
P
P
T
D
 
 
H
O
O
O
D
D
1
1
1
1
 
S
O
T
T
T
T
T
P
P
T
D
 
 
H
O
O
O
D
D
1
1
1
1
 
S
O
 
 
 
 
 
 
 
 
 
 
 
 
 
 
U
D
 
 
 
 
 
 

Mux driving S2_DDRDEL

Source F3B11
G_LLDDRDEL 1

Configuration Setting DQS.WRLOADN_USED

Default value: NO

Value F2B11
NO -
YES 1

Configuration Setting PIOA.BASE_TYPE

Default value: NONE

Value F0B4 F1B3 F1B4 F2B0 F2B1 F2B4 F3B0 F3B1 F4B0 F4B1 F5B0 F5B1 F6B0 F6B1 F7B0 F7B1 F8B1 F8B3 F9B0 F9B3
NONE - - - 1 - - - - - - - - - - - - - - - -
BIDIR_LVDS - 1 - 1 1 1 - - - - 1 - - - 1 - 1 - 1 -
INPUT_LVDS - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_SLVS - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_SUBLVDS - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
OUTPUT_LVDS - 1 - 1 1 1 - - - - - - - - 1 - 1 - 1 -
BIDIR_HSUL12 - - - 1 - - - - - - 1 - 1 - 1 - - - 1 -
BIDIR_HSUL12D - - - 1 - - - - - - 1 - - - 1 - - - 1 -
BIDIR_LVCMOS12 - - - 1 - - - - 1 - - - - - - - - - 1 -
INPUT_HSUL12 - - - 1 - - - - - - 1 - 1 - 1 - - - 1 -
INPUT_HSUL12D - - - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_LVCMOS12 - - - 1 - - - - 1 - - - - - - - - - 1 -
OUTPUT_HSUL12 - - - 1 - - - - - - - - - - 1 - - - 1 -
OUTPUT_HSUL12D - - - 1 - - - - - - - - - - 1 - - - 1 -
OUTPUT_LVCMOS12 - - - 1 - - - - - - - - - - 1 - - - 1 -
BIDIR_LVCMOS15 - - - 0 - - - - - - - - - - - - - - 1 -
BIDIR_SSTL15D_I - 1 - 1 - - - - - - 1 1 - - 1 - - - 1 1
BIDIR_SSTL15D_II - 1 1 1 - - - - - - 1 - - 1 1 - - - 1 -
BIDIR_SSTL15_I - - - 1 - - - - - - 1 1 1 - 1 - - - 1 -
BIDIR_SSTL15_II - - - 1 - - - - - - 1 - 1 1 1 - - - 1 -
INPUT_LVCMOS15 - - - 0 - - - - - - - - - - - - - - 1 -
INPUT_SSTL15D_I - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_SSTL15D_II - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_SSTL15_I - - - 1 - - - - - - 1 - 1 - 1 - - - 1 -
INPUT_SSTL15_II - - - 1 - - - - - - 1 - 1 - 1 - - - 1 -
OUTPUT_LVCMOS15 - - - 1 - - - - - - - - - - 1 - - - 1 -
OUTPUT_SSTL15D_I - 1 - 1 - - - - - - - 1 - - 1 - - - 1 1
OUTPUT_SSTL15D_II - 1 1 1 - - - - - - - - - 1 1 - - - 1 -
OUTPUT_SSTL15_I - - - 1 - - - - - - - 1 - - 1 - - - 1 -
OUTPUT_SSTL15_II - - - 1 - - - - - - - - - 1 1 - - - 1 -
BIDIR_LVCMOS18 - - - 0 - - - - - - - - - - - - - - 1 -
BIDIR_LVCMOS18D - 1 - 1 1 1 - - - - 1 - - - 1 - 1 - 1 -
BIDIR_SSTL18D_I - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
BIDIR_SSTL18D_II 1 1 1 1 - - - - - 1 1 1 - 1 1 1 - 1 1 1
BIDIR_SSTL18_I - - - 1 - - - - - - 1 - 1 - 1 - - - 1 -
BIDIR_SSTL18_II - - - 1 - - - - - 1 1 1 1 1 1 1 - - 1 -
INPUT_LVCMOS18 - - - 0 - - - - - - - - - - - - - - 1 -
INPUT_LVCMOS18D - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_SSTL18D_I - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_SSTL18D_II - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_SSTL18_I - - - 1 - - - - - - 1 - 1 - 1 - - - 1 -
INPUT_SSTL18_II - - - 1 - - - - - - 1 - 1 - 1 - - - 1 -
OUTPUT_LVCMOS18 - - - 1 - - - - - - - - - - 1 - - - 1 -
OUTPUT_LVCMOS18D - 1 - 1 1 1 - - - - - - - - 1 - 1 - 1 -
OUTPUT_SSTL18D_I - 1 - 1 - - - - - - - - - - 1 - - - 1 -
OUTPUT_SSTL18D_II 1 1 1 1 - - - - - 1 - 1 - 1 1 1 - 1 1 1
OUTPUT_SSTL18_I - - - 1 - - - - - - - - - - 1 - - - 1 -
OUTPUT_SSTL18_II - - - 1 - - - - - 1 - 1 - 1 1 1 - - 1 -
BIDIR_BLVDS25E 1 1 1 1 - - - - - 1 1 1 - 1 1 1 - 1 1 1
BIDIR_LVCMOS25 - - - 1 - - 1 1 - - - - - - - - - - 1 -
BIDIR_LVCMOS25D - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
BIDIR_MLVDS25E 1 1 1 1 - - - - - 1 1 1 - 1 1 1 - 1 1 1
INPUT_BLVDS25 - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_LVCMOS25 - - - 1 - - 1 1 - - - - - - - - - - 1 -
INPUT_LVCMOS25D - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_MLVDS25 - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
OUTPUT_BLVDS25E 1 1 1 1 - - - - - 1 - 1 - 1 1 1 - 1 1 1
OUTPUT_LVCMOS25 - - - 1 - - - - - - - - - - 1 - - - 1 -
OUTPUT_LVCMOS25D - 1 - 1 - - - - - - - - - - 1 - - - 1 -
OUTPUT_LVDS25E - 1 - 1 - - - - - - - - - - 1 - - - 1 -
OUTPUT_MLVDS25E 1 1 1 1 - - - - - 1 - 1 - 1 1 1 - 1 1 1
BIDIR_LVCMOS33 - - - 1 - - 1 1 1 1 - 1 - 1 - - - - 1 -
BIDIR_LVCMOS33D 1 1 - 1 - - - - - 1 1 1 - 1 1 - - 1 1 1
BIDIR_LVTTL33 - - - 1 - - 1 1 1 1 - 1 - 1 - - - - 1 -
INPUT_LVCMOS33 - - - 1 - - 1 1 1 - - - - - - - - - 1 -
INPUT_LVCMOS33D - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_LVPECL33 - - - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_LVTTL33 - - - 1 - - 1 1 1 - - - - - - - - - 1 -
OUTPUT_LVCMOS33 - - - 1 - - - - - 1 - 1 - 1 1 - - - 1 -
OUTPUT_LVCMOS33D 1 1 - 1 - - - - - 1 - 1 - 1 1 - - 1 1 1
OUTPUT_LVPECL33E 1 1 1 1 - - - - - 1 - 1 - 1 1 1 - 1 1 1
OUTPUT_LVTTL33 - - - 1 - - - - - 1 - 1 - 1 1 - - - 1 -
BIDIR_SSTL135D_I - 1 - 1 - - - - - - 1 1 - - 1 - - - 1 1
BIDIR_SSTL135D_II - 1 1 1 - - - - - - 1 - - 1 1 - - - 1 -
BIDIR_SSTL135_I - - - 1 - - - - - - 1 1 1 - 1 - - - 1 -
BIDIR_SSTL135_II - - - 1 - - - - - - 1 - 1 1 1 - - - 1 -
INPUT_SSTL135D_I - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_SSTL135D_II - 1 - 1 - - - - - - 1 - - - 1 - - - 1 -
INPUT_SSTL135_I - - - 1 - - - - - - 1 - 1 - 1 - - - 1 -
INPUT_SSTL135_II - - - 1 - - - - - - 1 - 1 - 1 - - - 1 -
OUTPUT_SSTL135D_I - 1 - 1 - - - - - - - 1 - - 1 - - - 1 1
OUTPUT_SSTL135D_II - 1 1 1 - - - - - - - - - 1 1 - - - 1 -
OUTPUT_SSTL135_I - - - 1 - - - - - - - 1 - - 1 - - - 1 -
OUTPUT_SSTL135_II - - - 1 - - - - - - - - - 1 1 - - - 1 -

Configuration Setting PIOA.DIFFRESISTOR

Default value: OFF

Value F0B1 F4B3
OFF - -
100 1 1

Configuration Setting PIOA.DRIVE

Value F4B1 F5B1 F6B1 F7B1 F8B1
4 0 0 1 1 1
8 1 1 1 0 0
12 0 0 0 1 0
16 1 1 1 1 0

Configuration Setting PIOA.HYSTERESIS

Default value: OFF

Value F3B1
OFF 0
ON 1

Configuration Setting PIOA.OPENDRAIN

Value F4B1 F5B1 F5B2 F6B1
OFF 1 1 0 1
ON 0 0 1 0

Configuration Setting PIOA.PULLMODE

Default value: DOWN

Value F7B0 F8B0
NONE 1 0
DOWN 0 0
UP 1 1

Configuration Setting PIOA.SLEWRATE

Default value: SLOW

Value F4B2
FAST 1
SLOW 0

Configuration Setting PIOA.TERMINATION_1V35

Default value: OFF

Value F1B2 F2B2 F9B1
OFF - - -
50 1 1 -
75 - 1 -
150 1 - 1

Configuration Setting PIOA.TERMINATION_1V5

Default value: OFF

Value F1B2 F2B2 F9B1
OFF - - -
50 1 1 -
75 - 1 -
150 1 - 1

Configuration Setting PIOA.TERMINATION_1V8

Default value: OFF

Value F0B2 F1B2 F2B2 F9B1
OFF - - - -
50 1 1 1 -
75 1 - 1 -
150 - 1 - 1

Configuration Setting PIOB.BASE_TYPE

Default value: NONE

Value F0B3 F0B4 F1B3 F1B4 F3B3 F6B2 F7B2 F7B3 F8B2 F8B3 F9B2 F9B3
NONE - - - - - 1 - - - - - -
BIDIR_HSUL12 1 - 1 - 1 1 - - - - 1 -
BIDIR_LVCMOS12 - - - - 1 1 - - 1 - - -
INPUT_HSUL12 1 - 1 - 1 1 - - - - 1 -
INPUT_LVCMOS12 - - - - 1 1 - - 1 - - -
OUTPUT_HSUL12 - - 1 - 1 1 - - - - - -
OUTPUT_LVCMOS12 - - 1 - 1 1 - - - - - -
BIDIR_LVCMOS15 - - - - 1 0 - - - - - -
BIDIR_SSTL15_I 1 - 1 - 1 1 - - - - 1 1
BIDIR_SSTL15_II 1 1 1 - 1 1 - - - - 1 -
INPUT_LVCMOS15 - - - - 1 0 - - - - - -
INPUT_SSTL15_I 1 - 1 - 1 1 - - - - 1 -
INPUT_SSTL15_II 1 - 1 - 1 1 - - - - 1 -
OUTPUT_LVCMOS15 - - 1 - 1 1 - - - - - -
OUTPUT_SSTL15_I - - 1 - 1 1 - - - - - 1
OUTPUT_SSTL15_II - 1 1 - 1 1 - - - - - -
BIDIR_LVCMOS18 - - - - 1 0 - - - - - -
BIDIR_SSTL18_I 1 - 1 - 1 1 - - - - 1 -
BIDIR_SSTL18_II 1 1 1 1 1 1 - - - 1 1 1
INPUT_LVCMOS18 - - - - 1 0 - - - - - -
INPUT_SSTL18_I 1 - 1 - 1 1 - - - - 1 -
INPUT_SSTL18_II 1 - 1 - 1 1 - - - - 1 -
OUTPUT_LVCMOS18 - - 1 - 1 1 - - - - - -
OUTPUT_SSTL18_I - - 1 - 1 1 - - - - - -
OUTPUT_SSTL18_II - 1 1 1 1 1 - - - 1 - 1
BIDIR_LVCMOS25 - - - - 1 1 1 1 - - - -
INPUT_LVCMOS25 - - - - 1 1 1 1 - - - -
OUTPUT_LVCMOS25 - - 1 - 1 1 - - - - - -
BIDIR_LVCMOS33 - 1 - - 1 1 1 1 1 1 - 1
BIDIR_LVTTL33 - 1 - - 1 1 1 1 1 1 - 1
INPUT_LVCMOS33 - - - - 1 1 1 1 1 - - -
INPUT_LVTTL33 - - - - 1 1 1 1 1 - - -
OUTPUT_LVCMOS33 - 1 1 - 1 1 - - - 1 - 1
OUTPUT_LVTTL33 - 1 1 - 1 1 - - - 1 - 1
BIDIR_SSTL135_I 1 - 1 - 1 1 - - - - 1 1
BIDIR_SSTL135_II 1 1 1 - 1 1 - - - - 1 -
INPUT_SSTL135_I 1 - 1 - 1 1 - - - - 1 -
INPUT_SSTL135_II 1 - 1 - 1 1 - - - - 1 -
OUTPUT_SSTL135_I - - 1 - 1 1 - - - - - 1
OUTPUT_SSTL135_II - 1 1 - 1 1 - - - - - -

Configuration Setting PIOB.DRIVE

Value F0B4 F1B4 F2B4 F8B3 F9B3
4 1 1 1 0 0
8 1 0 0 1 1
12 0 1 0 0 0
16 1 1 0 1 1

Configuration Setting PIOB.HYSTERESIS

Default value: OFF

Value F7B3
OFF 0
ON 1

Configuration Setting PIOB.OPENDRAIN

Value F0B4 F8B3 F9B3 F9B4
OFF 1 1 1 0
ON 0 0 0 1

Configuration Setting PIOB.PULLMODE

Default value: DOWN

Value F1B3 F2B3
NONE 1 0
DOWN 0 0
UP 1 1

Configuration Setting PIOB.SLEWRATE

Default value: SLOW

Value F8B4
FAST 1
SLOW 0

Configuration Setting PIOB.TERMINATION_1V35

Default value: OFF

Value F3B4 F5B4 F6B4
OFF - - -
50 - 1 1
75 - - 1
150 1 1 -

Configuration Setting PIOB.TERMINATION_1V5

Default value: OFF

Value F3B4 F5B4 F6B4
OFF - - -
50 - 1 1
75 - - 1
150 1 1 -

Configuration Setting PIOB.TERMINATION_1V8

Default value: OFF

Value F3B4 F4B4 F5B4 F6B4
OFF - - - -
50 - 1 1 1
75 - 1 - 1
150 1 - 1 -

Configuration Setting PIOC.BASE_TYPE

Default value: NONE

Value F0B5 F1B5 F1B6 F2B5 F2B6 F3B5 F3B6 F4B5 F4B6 F5B5 F5B6 F6B8 F7B5 F7B8 F8B8 F9B7 F9B8
NONE 1 - - - - - - - - - - - - - - - -
INPUT_LVDS 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_SLVS 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_SUBLVDS 1 - - - - 1 - - - 1 - - 1 - - 1 -
BIDIR_HSUL12 1 - - - - 1 - 1 - 1 - - 1 - - - -
BIDIR_HSUL12D 1 - - - - 1 - - - 1 - - 1 - - - -
BIDIR_LVCMOS12 1 - - 1 - - - - - - - - 1 - - - -
INPUT_HSUL12 1 - - - - 1 - 1 - 1 - - 1 - - - -
INPUT_HSUL12D 1 - - - - 1 - - - 1 - - 1 - - - -
INPUT_LVCMOS12 1 - - 1 - - - - - - - - 1 - - - -
OUTPUT_HSUL12 1 - - - - - - - - 1 - - 1 - - - -
OUTPUT_HSUL12D 1 - - - - - - - - 1 - - 1 - - - -
OUTPUT_LVCMOS12 1 - - - - - - - - 1 - - 1 - - - -
BIDIR_LVCMOS15 0 - - - - - - - - - - - 1 - - - -
BIDIR_SSTL15D_I 1 - - - - 1 1 - - 1 - - 1 1 - 1 -
BIDIR_SSTL15D_II 1 - - - - 1 - - 1 1 - - 1 - - 1 1
BIDIR_SSTL15_I 1 - - - - 1 1 1 - 1 - - 1 - - - -
BIDIR_SSTL15_II 1 - - - - 1 - 1 1 1 - - 1 - - - -
INPUT_LVCMOS15 0 - - - - - - - - - - - 1 - - - -
INPUT_SSTL15D_I 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_SSTL15D_II 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_SSTL15_I 1 - - - - 1 - 1 - 1 - - 1 - - - -
INPUT_SSTL15_II 1 - - - - 1 - 1 - 1 - - 1 - - - -
OUTPUT_LVCMOS15 1 - - - - - - - - 1 - - 1 - - - -
OUTPUT_SSTL15D_I 1 - - - - - 1 - - 1 - - 1 1 - 1 -
OUTPUT_SSTL15D_II 1 - - - - - - - 1 1 - - 1 - - 1 1
OUTPUT_SSTL15_I 1 - - - - - 1 - - 1 - - 1 - - - -
OUTPUT_SSTL15_II 1 - - - - - - - 1 1 - - 1 - - - -
BIDIR_LVCMOS18 0 - - - - - - - - - - - 1 - - - -
BIDIR_SSTL18D_I 1 - - - - 1 - - - 1 - - 1 - - 1 -
BIDIR_SSTL18D_II 1 - - - 1 1 1 - 1 1 1 1 1 1 1 1 1
BIDIR_SSTL18_I 1 - - - - 1 - 1 - 1 - - 1 - - - -
BIDIR_SSTL18_II 1 - - - 1 1 1 1 1 1 1 - 1 - - - -
INPUT_LVCMOS18 0 - - - - - - - - - - - 1 - - - -
INPUT_LVCMOS18D 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_SSTL18D_I 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_SSTL18D_II 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_SSTL18_I 1 - - - - 1 - 1 - 1 - - 1 - - - -
INPUT_SSTL18_II 1 - - - - 1 - 1 - 1 - - 1 - - - -
OUTPUT_LVCMOS18 1 - - - - - - - - 1 - - 1 - - - -
OUTPUT_SSTL18D_I 1 - - - - - - - - 1 - - 1 - - 1 -
OUTPUT_SSTL18D_II 1 - - - 1 - 1 - 1 1 1 1 1 1 1 1 1
OUTPUT_SSTL18_I 1 - - - - - - - - 1 - - 1 - - - -
OUTPUT_SSTL18_II 1 - - - 1 - 1 - 1 1 1 - 1 - - - -
BIDIR_BLVDS25E 1 - - - 1 1 1 - 1 1 1 1 1 1 1 1 1
BIDIR_LVCMOS25 1 1 1 - - - - - - - - - 1 - - - -
BIDIR_LVCMOS25D 1 - - - - 1 - - - 1 - - 1 - - 1 -
BIDIR_MLVDS25E 1 - - - 1 1 1 - 1 1 1 1 1 1 1 1 1
INPUT_BLVDS25 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_LVCMOS25 1 1 1 - - - - - - - - - 1 - - - -
INPUT_LVCMOS25D 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_MLVDS25 1 - - - - 1 - - - 1 - - 1 - - 1 -
OUTPUT_BLVDS25E 1 - - - 1 - 1 - 1 1 1 1 1 1 1 1 1
OUTPUT_LVCMOS25 1 - - - - - - - - 1 - - 1 - - - -
OUTPUT_LVCMOS25D 1 - - - - - - - - 1 - - 1 - - 1 -
OUTPUT_LVDS25E 1 - - - - - - - - 1 - - 1 - - 1 -
OUTPUT_MLVDS25E 1 - - - 1 - 1 - 1 1 1 1 1 1 1 1 1
BIDIR_LVCMOS33 1 1 1 1 1 - 1 - 1 - - - 1 - - - -
BIDIR_LVCMOS33D 1 - - - 1 1 1 - 1 1 - 1 1 1 1 1 -
BIDIR_LVTTL33 1 1 1 1 1 - 1 - 1 - - - 1 - - - -
INPUT_LVCMOS33 1 1 1 1 - - - - - - - - 1 - - - -
INPUT_LVCMOS33D 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_LVPECL33 1 - - - - 1 - - - 1 - - 1 - - - -
INPUT_LVTTL33 1 1 1 1 - - - - - - - - 1 - - - -
OUTPUT_LVCMOS33 1 - - - 1 - 1 - 1 1 - - 1 - - - -
OUTPUT_LVCMOS33D 1 - - - 1 - 1 - 1 1 - 1 1 1 1 1 -
OUTPUT_LVPECL33E 1 - - - 1 - 1 - 1 1 1 1 1 1 1 1 1
OUTPUT_LVTTL33 1 - - - 1 - 1 - 1 1 - - 1 - - - -
BIDIR_SSTL135D_I 1 - - - - 1 1 - - 1 - - 1 1 - 1 -
BIDIR_SSTL135D_II 1 - - - - 1 - - 1 1 - - 1 - - 1 1
BIDIR_SSTL135_I 1 - - - - 1 1 1 - 1 - - 1 - - - -
BIDIR_SSTL135_II 1 - - - - 1 - 1 1 1 - - 1 - - - -
INPUT_SSTL135D_I 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_SSTL135D_II 1 - - - - 1 - - - 1 - - 1 - - 1 -
INPUT_SSTL135_I 1 - - - - 1 - 1 - 1 - - 1 - - - -
INPUT_SSTL135_II 1 - - - - 1 - 1 - 1 - - 1 - - - -
OUTPUT_SSTL135D_I 1 - - - - - 1 - - 1 - - 1 1 - 1 -
OUTPUT_SSTL135D_II 1 - - - - - - - 1 1 - - 1 - - 1 1
OUTPUT_SSTL135_I 1 - - - - - 1 - - 1 - - 1 - - - -
OUTPUT_SSTL135_II 1 - - - - - - - 1 1 - - 1 - - - -

Configuration Setting PIOC.DIFFRESISTOR

Default value: OFF

Value F2B8 F8B5
OFF - -
100 1 1

Configuration Setting PIOC.DRIVE

Value F2B6 F3B6 F4B6 F5B6 F6B6
4 0 0 1 1 1
8 1 1 1 0 0
12 0 0 0 1 0
16 1 1 1 1 0

Configuration Setting PIOC.HYSTERESIS

Default value: OFF

Value F1B6
OFF 0
ON 1

Configuration Setting PIOC.OPENDRAIN

Value F2B6 F3B6 F3B7 F4B6
OFF 1 1 0 1
ON 0 0 1 0

Configuration Setting PIOC.PULLMODE

Default value: DOWN

Value F5B5 F6B5
NONE 1 0
DOWN 0 0
UP 1 1

Configuration Setting PIOC.SLEWRATE

Default value: SLOW

Value F2B7
FAST 1
SLOW 0

Configuration Setting PIOC.TERMINATION_1V35

Default value: OFF

Value F0B7 F7B6 F9B6
OFF - - -
50 1 - 1
75 1 - -
150 - 1 1

Configuration Setting PIOC.TERMINATION_1V5

Default value: OFF

Value F0B7 F7B6 F9B6
OFF - - -
50 1 - 1
75 1 - -
150 - 1 1

Configuration Setting PIOC.TERMINATION_1V8

Default value: OFF

Value F0B7 F8B6 F9B6
OFF - - -
50 1 1 1
75 1 1 -
150 - 1 1

Configuration Setting PIOD.BASE_TYPE

Default value: NONE

Value F1B8 F4B7 F5B7 F5B8 F6B7 F6B8 F7B7 F7B8 F8B7 F8B8 F9B7 F9B8
NONE - 1 - - - - - - - - - -
BIDIR_HSUL12 1 1 - - - - 1 - 1 - 1 -
BIDIR_LVCMOS12 1 1 - - 1 - - - - - - -
INPUT_HSUL12 1 1 - - - - 1 - 1 - 1 -
INPUT_LVCMOS12 1 1 - - 1 - - - - - - -
OUTPUT_HSUL12 1 1 - - - - - - - - 1 -
OUTPUT_LVCMOS12 1 1 - - - - - - - - 1 -
BIDIR_LVCMOS15 1 0 - - - - - - - - - -
BIDIR_SSTL15_I 1 1 - - - - 1 1 1 - 1 -
BIDIR_SSTL15_II 1 1 - - - - 1 - 1 1 1 -
INPUT_LVCMOS15 1 0 - - - - - - - - - -
INPUT_SSTL15_I 1 1 - - - - 1 - 1 - 1 -
INPUT_SSTL15_II 1 1 - - - - 1 - 1 - 1 -
OUTPUT_LVCMOS15 1 1 - - - - - - - - 1 -
OUTPUT_SSTL15_I 1 1 - - - - - 1 - - 1 -
OUTPUT_SSTL15_II 1 1 - - - - - - - 1 1 -
BIDIR_LVCMOS18 1 0 - - - - - - - - - -
BIDIR_SSTL18_I 1 1 - - - - 1 - 1 - 1 -
BIDIR_SSTL18_II 1 1 - - - 1 1 1 1 1 1 1
INPUT_LVCMOS18 1 0 - - - - - - - - - -
INPUT_SSTL18_I 1 1 - - - - 1 - 1 - 1 -
INPUT_SSTL18_II 1 1 - - - - 1 - 1 - 1 -
OUTPUT_LVCMOS18 1 1 - - - - - - - - 1 -
OUTPUT_SSTL18_I 1 1 - - - - - - - - 1 -
OUTPUT_SSTL18_II 1 1 - - - 1 - 1 - 1 1 1
BIDIR_LVCMOS25 1 1 1 1 - - - - - - - -
INPUT_LVCMOS25 1 1 1 1 - - - - - - - -
OUTPUT_LVCMOS25 1 1 - - - - - - - - 1 -
BIDIR_LVCMOS33 1 1 1 1 1 1 - 1 - 1 - -
BIDIR_LVTTL33 1 1 1 1 1 1 - 1 - 1 - -
INPUT_LVCMOS33 1 1 1 1 1 - - - - - - -
INPUT_LVTTL33 1 1 1 1 1 - - - - - - -
OUTPUT_LVCMOS33 1 1 - - - 1 - 1 - 1 1 -
OUTPUT_LVTTL33 1 1 - - - 1 - 1 - 1 1 -
BIDIR_SSTL135_I 1 1 - - - - 1 1 1 - 1 -
BIDIR_SSTL135_II 1 1 - - - - 1 - 1 1 1 -
INPUT_SSTL135_I 1 1 - - - - 1 - 1 - 1 -
INPUT_SSTL135_II 1 1 - - - - 1 - 1 - 1 -
OUTPUT_SSTL135_I 1 1 - - - - - 1 - - 1 -
OUTPUT_SSTL135_II 1 1 - - - - - - - 1 1 -

Configuration Setting PIOD.DRIVE

Value F0B9 F6B8 F7B8 F8B8 F9B8
4 1 0 0 1 1
8 0 1 1 1 0
12 0 0 0 0 1
16 0 1 1 1 1

Configuration Setting PIOD.HYSTERESIS

Default value: OFF

Value F5B8
OFF 0
ON 1

Configuration Setting PIOD.OPENDRAIN

Value F6B8 F7B8 F7B9 F8B8
OFF 1 1 0 1
ON 0 0 1 0

Configuration Setting PIOD.PULLMODE

Default value: DOWN

Value F0B8 F9B7
NONE 0 1
DOWN 0 0
UP 1 1

Configuration Setting PIOD.SLEWRATE

Default value: SLOW

Value F6B9
FAST 1
SLOW 0

Configuration Setting PIOD.TERMINATION_1V35

Default value: OFF

Value F1B9 F3B9 F4B9
OFF - - -
50 - 1 1
75 - - 1
150 1 1 -

Configuration Setting PIOD.TERMINATION_1V5

Default value: OFF

Value F1B9 F3B9 F4B9
OFF - - -
50 - 1 1
75 - - 1
150 1 1 -

Configuration Setting PIOD.TERMINATION_1V8

Default value: OFF

Value F2B9 F3B9 F4B9
OFF - - -
50 1 1 1
75 1 - 1
150 1 1 -